MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP1241129

Publication date:

1989-09-26

Inventor:

IMAI KEITAROU others: 02

Applicant:

TOSHIBA CORP

Classification:

- International:

H01L21/302; H01L21/306

- european:

Application number:


JP19880067100 19880323


Priority number(s):


Report a data error here


Abstract of JP1241129


PURPOSE:To round the corner of silicon in an opening section in a trench effectively, and to improve element characteristics by exposing the corner of the opening section of silicon to the trench of silicon formed through an anisotropic dry etching method and performing wet-etching or dry-etching of silicon. CONSTITUTION: A mask material 3 is shaped to an silicon substrate 1, and, a window 4 is bored to the mask material 3. Silicon in the lower section of the window 4 is etched through anisotropic dry etching while using the mask material 3 as a mask, thus forming a trench 5. One part of the mask material 3 is etched to expose the corner 6 of the opening section of silicon, silicon is wet-etched, and the steep shape of the silicon corner 6 of the opening section in the trench 5 is rounded. Accordingly, the characteristics of an element shaped into the trench section 5 can be improved.











Data supplied from the esp@cenet database - Patent Abstracts of Japan

9日本国特許庁(JP)

(1) 特許出願公開

@ 公 開 特 許 公 報 (A) 平1-241129

Slnt. Cl. 4

識別記号

庁内整理番号

❸公開 平成 1年(1989)9月26日

H 01 L 21/302 21/306 M-8223-5F S-7342-5F

審査請求 未請求 請求項の数 2 (全3頁)

❸発明の名称 半導体装置の製造方法

②特 題 昭63-67100

20出 **III** 昭63(1988)3月23日

⑩発 明 者 今 井 磐 太 郎 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

20発 明 者 大 谷 泰 一 神奈川県川崎市幸区小向東芝町 1 株式会社東芝総合研究

所内

@発明者伊藤康浩神奈川県川崎市幸区小向東芝町1株式会社東芝総合研究

所内

②出 頤 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 則近 憲佑 外1名

明 取 4

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
 - (1) シリコン基板に対し、マスク材を形成する工程と、マスク材に窓をあける工程と、マスク材をマスクとして異方性ドライエッチングによって窓の下部のシリコンをエッチングする工程と、マスク材の一部をエッチングしてシリコン間口部のコーナを貸出する工程と、しかる後にシリコンをウェットエッチングする工程とを具備することを特徴とする学導体装置の製造方法。
- 3. 発明の詳細な説明

【発明の目的】

(厳集上の利用分野)

本発明は半導体数区の製造方法に係り、特に具

方性ドライエッチング法によって加工されたシリコンの際においてエッチング法によって効果的にシリコンの角部を丸める工程を有する半導体装置の製造方法に関する。

(従来の技術)

特開平1-241129(2)

娘原を除去する工程が必要である。従来からこの 彼処理工程としてはシリコンのウェットエッチン グ処理或はその技術の延長としてシリコンのドラ イエッチング処理が行われている。

しかし、S10。等のマスク材をマスクとしてRIE法によってシリコンに溝を形成した場合、課の間口部のシリコンのコーナはほぼ直角の急吸な形状を示している。さらにマスク材側面とシリコン滞的側面は同一面によって構成されていることなる。したがって、シリコンのウェットエッチング或いはドライエッチングを行った場合は同時に急慢なコーナ形状を丸めることはできない。

このような急峻なコーナを有した排部にトレンチキャパンタを形成すると、コーナ部でのキャパンタ酸化膜の確膜化が生じ、さらに動作時にこの部分で電界の集中が生じるため、酸化膜の耐圧劣化を招くことになる。このような酸化酸の耐圧劣化は素子特性を著しく劣化させることになる。

(発明が解決しようとする課題)

ナを鉄処理工程時に同時に効果的に丸めることが 取(4)でも2

この場合、マスク材何面とシリコン排例面とは 同一面をもって形成されているため、一旦マスク 材を一部エッチングし、マスク材を被遇させることが必要である。これによってシリコンの内ェットエ ッチング式いはドライエッチングによってコーナ を丸めることができる。この時のマスク材のエッ チング後退量はシリコンコーナの丸めの程度によって変わってくるが、効果的な丸めを得るために は 130人以上必要である。

以上のように、本発明によれば、異方性ドライエッチング法によるシリコンの課形成後課院口部の念幢なシリコンのコーナを、後処理工程と同時に効果的に丸めることができる。これによって、この傑部に形成された選子の特性を大きく向上させることが可能となる。

(実施例)

第1回(a)~(e)は本発明をDRAMにおける

本発明は上記の点にほみ、異方性ドライエッチング法によって形成されたシリコンの際に対し、 被処理工程でのシリコンのウェットエッチング取 いはドライエッチングにおいて同時に課題口部の 急峻なシリコンコーナの形状を丸めることによっ て、この課節に形成される着子の特性向上を図り、 もってDRAMなどにおける着子特性の向上を可 能とした半導体装置の製造方法を提供することを 目的とする。

(発明の構成)

(課題を解決するための手段)

本発明は、異力性ドライエッチング法によって 形成されたシリコンの課に対し、一旦マスク材を 一部エッチングしてシリコン関ロ部のコーナを貸 出し、その後、シリコンのウェットエッチング収 いはドライエッチングを行い、急慢なシリコンコ ーナを効果的に丸める。

(作 用)

本発明によれば、其方性ドライエッチングによって形成されたシリコン湾の間口部シリコンコー

トレンチャャパンタに適用した実施例の認識工程を示す新聞図である。まず、第1回(a)に示すように例えば比抵抗5~50 Q・cmのp型(100)シリコン基級1を用意し、フィールド絶象限2を形成した後、全面に厚さ1 44程度のCV D酸化膜3を形成する。このCV D酸化膜3に対し通常の写真合例法によって怎4を関ける。この後、これをマスクとして反応性イオンエッチング(RIE)独により、シリコン基板製団に重複整を有する深さ34種度の様5を形成する(第1回(b))。

この後、マスク材であるCVD酸化原3をフッ 酸系水溶液で 200人エッチングし後退させる (第 1 図(o))。 この場合、マスク材は材質の異なる 多層膜を用いてもよい。

しかる後、何えばCF。O。徳合ガスの任圧プラズマ中でシリコンの等方性ドライエッチングを行うと、第1回(d)に示すように課回口部のコーナ6を丸めることができる。この時、例えばアルカリ系水溶液によるウェットエッチングによっても可様の効果を得ることができる。

特別平1-241129(3)

この後は、CVD酸化図3をエッチング除去して、n型不純物層7を形成させた後、キャパシタ 酸化版8、プレート電攝8を形成してトレンチキャパシタが完成する(第1回(d))。


この実施的によれば、RIEにより形成された 機関口部のシリコンコーナを効果的に丸めること ができ、キャパシタの特性を大きく向上させるこ とが可能となる。したがって、この実施的によれ ば信頼性の高い高値費DRAMを得ることができ る。


本発明は上記実施例に限ることなく、一般に異 方性ドライエッチング法によって加工された凹凸 を有するシリコン表面上に業子を形成する半導体 装置の製造方法に応用することができる。


(発明の効果)

本務明によれば異方性ドライエッチング法により加工されたシリコンの際において、課題口部のシリコンのコーナを効果的に丸めることができ、 素子特性を向上させることができる。

4. 図面の簡単な説明







第1回は本発明の一実施例によるDRAMセルの製造工程を示す断固調である。

1 ··· p 型(100) シリコン基板、2 ··· フィールド酸化酸、

3…CVD酸化酶、

4…意、


5…讚、


6…シリコンコーナ、

7…n型不統物層。

8…キャパシタ酸化酸、

9 …プレート電径。





第 1 图